GAA 트랜지스터란? 2nm 충격적 진실

이 글의 핵심 3가지

• GAA는 채널을 360도 감싸 누설전류를 잡는 차세대 트랜지스터 구조예요
• 2nm 양산의 진짜 병목은 EUV가 아니라 나노시트 식각·ALD 증착·검사 공정이거든요
• 삼성·TSMC 경쟁 구도에서 국내 소부장(증착·식각·마스크) 수혜 체인이 갈립니다

GAA 트랜지스터란? 2nm 시대 충격적 진실

요즘 반도체 뉴스를 보면 "GAA 트랜지스터 2nm 파운드리 투자"라는 단어가 거의 매주 등장하죠. 그런데 정작 "이게 왜 그렇게 중요한가요?"라고 물어보면 명쾌하게 답하는 자료가 의외로 적어요. 2026년 4월 기준 삼성과 TSMC가 2nm 양산을 두고 본격 격돌하는 시점이라, 지금이 바로 구조부터 제대로 짚어야 할 타이밍이거든요.

저는 자동차 엔지니어로 10년을 보내면서 ECU 안에 들어가는 칩이 어떻게 작아지는지 옆에서 지켜봤어요. 5nm에서 3nm, 그리고 이제 2nm. 핵심은 단순히 "선폭이 줄었다"가 아니라, 트랜지스터 구조 자체가 바뀌었다는 점이에요. 이번 글에서 그 충격적인 변화와 투자 관점의 수혜 체인을 풀어볼게요.

---

GAA 트랜지스터란? 구조부터 쉽게

GAA는 Gate-All-Around의 약자예요. 말 그대로 게이트(전류 스위치)가 채널(전류가 흐르는 통로)을 사방에서 빙 둘러싼 구조죠.

비유로 이해하기: 손가락에서 도넛으로

쉽게 말하면 이래요.

• FinFET: 손가락 위에 반지를 끼운 모양 — 3면만 접촉
• GAA(나노시트): 소시지에 도넛을 통째로 끼운 모양 — 4면 전체 접촉

전류가 흐르는 통로를 게이트가 더 넓게 감쌀수록 "켜짐/꺼짐" 제어가 정밀해져요. 수도꼭지로 치면, 손으로 한쪽만 누르는 것과 손바닥으로 호스 전체를 감싸 쥐는 것의 차이거든요.

나노시트, 왜 얇은 판을 쌓을까

실제 양산되는 GAA는 "나노시트(Nanosheet)" 형태예요. 얇은 실리콘 판 3~4장을 수직으로 쌓고, 그 사이사이를 게이트 물질이 채우는 구조죠. 판 한 장 두께가 약 5~7nm로, A4 용지를 1만분의 1로 얇게 자른 수준이에요.

에벤 포인트 — "2nm"라는 숫자는 더 이상 실제 선폭이 아니에요. 마케팅 노드명이고, 진짜 핵심은 나노시트를 얼마나 균일하게 쌓고 식각하느냐예요. 여기서 수율이 갈립니다.

---

FinFET 한계: 왜 GAA로 갈 수밖에 없었나

FinFET은 2011년 인텔 22nm부터 약 14년을 버텨온 베테랑 구조예요. 그런데 3nm 근처에서 결정적 벽에 부딪혔어요.

누설전류, 작은 칩의 큰 적

트랜지스터를 작게 만들수록 게이트가 채널을 충분히 못 잡아요. 마치 작은 욕조 마개가 헐렁해지면 물이 새는 것처럼, 전자가 "꺼짐" 상태에서도 줄줄 새어나가요. 이걸 누설전류(leakage current)라고 해요.

구조	게이트 접촉면	누설전류	적용 노드
Planar(평면)	1면	매우 큼	28nm 이상
FinFET	3면	중간	22nm~3nm
GAA(나노시트)	4면(360도)	크게 감소	3nm~2nm 이하

삼성 발표 자료(2026년 4월 기준)에 따르면, GAA 적용 시 동일 성능 대비 전력 소모를 약 25~30% 줄일 수 있다고 해요. 데이터센터 전력 비용이 천문학적인 시대에, 이건 그냥 "기술 발전"이 아니라 비용 구조의 혁명이에요.

성능보다 전력이 먼저인 시대

AI 학습 칩이 한 대당 700W를 먹는 요즘, 누설전류 1%를 잡으면 데이터센터 한 동의 전기료가 달라져요. GAA가 단순한 "다음 세대"가 아닌 이유죠.

---

2nm 양산의 진짜 병목 3가지

"EUV 노광기만 있으면 2nm 만든다"는 말은 절반만 맞아요. 진짜 어려운 건 다른 곳에 숨어 있거든요.

1) 나노시트 식각 — 머리카락 1만분의 1 정밀도

실리콘과 실리콘게르마늄(SiGe) 층을 번갈아 쌓은 뒤, SiGe만 골라서 녹여내야 해요. 이 작업이 "도라지를 다듬는데, 결만 살리고 줄기는 다 빼는 수준"의 정밀도를 요구해요. 선택비(selectivity)가 100:1 이상이어야 하죠.

2) ALD(원자층 증착) — 한 층씩 도장 찍기

나노시트 사이 좁은 틈에 게이트 절연막을 균일하게 채워야 해요. 일반 증착으론 안 되고, 원자 한 층씩 쌓는 ALD가 필수죠. 비유하면 "젓가락 사이 1mm 틈에 페인트칠을 100번 균일하게 덧바르는" 일이에요.

3) 결함 검사 — 보이지 않는 불량 잡기

나노시트 층 사이 결함은 전자현미경으로도 잘 안 보여요. e-beam 검사 장비가 필수인데, 한 대당 가격이 수백억 원에 달해요. 관련해서 HBM 인터포저 뜻과 AI 칩 투자 포인트 글에서도 비슷한 검사 병목을 다룬 적 있어요.

에벤 포인트 — 2026년 4월 기준 TSMC N2 초기 수율은 약 60% 중반대로 추정되고, 삼성 SF2는 그보다 낮다는 외신 보도가 이어지고 있어요. 수율 10%p 차이가 곧 영업이익 수조 원 차이로 직결됩니다.

---

삼성 vs TSMC: 2nm 양산 경쟁 구도

항목	삼성 SF2	TSMC N2
구조	GAA(MBCFET)	GAA(나노시트)
양산 시점	2025년 하반기	2025년 하반기
초기 추정 수율	40~50%대	60% 중반
주요 고객	퀄컴, AMD 일부	애플, 엔비디아, AMD
차별 포인트	나노시트 폭 가변(설계 유연성)	수율 안정성·고객 신뢰도

삼성의 MBCFET는 나노시트 폭을 칩 설계자가 조절할 수 있어요. 이게 이론적으론 우월한데, 양산 균일성 관리가 더 어렵다는 양날의 검이에요.

---

국내 소부장 수혜 체인: 어디를 봐야 할까

GAA 시대의 진짜 알짜는 파운드리 본체보다 소재·부품·장비에 있다는 시각이 있어요. 왜냐고요? 파운드리는 가격 협상에서 고객사에 끌려가지만, 핵심 장비/소재는 대안이 적어 단가 협상력이 훨씬 강하거든요.

증착(ALD) 영역

• 나노시트 사이 게이트 절연막 형성에 ALD 장비 수요 폭발적 증가
• GAA 1장당 ALD 공정 스텝 수가 FinFET 대비 약 30~40% 증가 추정
• 국내 ALD 장비사가 삼성 SF2 라인에 직접 납품 중

식각 영역

• SiGe 선택적 식각 — 공정 난도 최상
• 고선택비 케미컬 소재 국산화 진행 중
• 식각 장비 단가가 ASP 기준 약 2배 상승

EUV 마스크·펠리클

• 2nm는 EUV 더블 패터닝 비중 증가 → 마스크 사용량 증가
• 고NA EUV 도입 시 펠리클 신소재 수요 발생
• 펠리클 국산화 성공 기업이 단독 공급 가능성

관련 차세대 컴퓨팅 흐름은 뉴로모픽 칩이란? 숨겨진 수혜주 3선의 진실에서도 짚었으니 함께 보면 그림이 더 선명해져요.

---

강세 vs 약세: 균형 잡힌 시각

강세(Bull) 논리

• AI 칩 수요 폭발 → 2nm 캐파 부족 장기화 가능성
• 국내 소부장 단가 인상 사이클 진입
• 삼성이 수율을 잡으면 멀티 파운드리 수요 직접 수혜
• GAA 공정 스텝 증가로 장비/소재 매출 구조적 성장

약세(Bear) 논리

• 2nm 단가가 너무 비싸 채택 고객사 제한적일 수 있음
• 삼성 수율 회복 지연 시 수주 TSMC 쏠림 심화
• 중국 SMIC의 추격 가속화 가능성
• 경기 둔화 시 첨단 노드 투자 지연 리스크

시나리오별 전망

시나리오	조건	수혜 영역
낙관(Bull)	삼성 수율 60% 돌파, AI 수요 견조	파운드리·ALD·식각 동반 상승
중립(Base)	TSMC 독주, 삼성 추격	소부장 선별 수혜
비관(Bear)	AI 투자 둔화, 단가 저항	검사·EUV 마스크만 방어

---

2nm 이후 미래: CFET까지 가는 길

GAA가 끝이 아니에요. 2027~2030년경엔 CFET(Complementary FET)가 등장 예정이에요. NMOS와 PMOS를 위아래로 적층하는 구조죠. 비유하면 1층 단독주택을 2층 복층으로 바꾸는 셈이에요.

그 다음엔 광자 소자나 2D 소재(MoS₂ 등)로 넘어갈 가능성도 있고요. 차세대 컴퓨팅 흐름은 광자 트랜지스터란? 숨겨진 컴퓨팅 혁명의 진실에서 깊게 다뤘어요.

---

관련 글

• 뉴로모픽 칩이란? 숨겨진 수혜주 3선의 진실
• HBM 인터포저 뜻과 AI 칩 투자 포인트
• 광자 트랜지스터란? 숨겨진 컴퓨팅 혁명의 진실

자주 묻는 질문(FAQ)

Q1. GAA 트랜지스터란 정확히 무엇인가요?

Gate-All-Around의 약자로, 게이트가 채널을 360도 전부 감싸는 트랜지스터 구조예요. FinFET의 3면 접촉 한계를 넘어 누설전류를 크게 줄였어요.

Q2. 왜 지금 2nm가 화제가 되나요?

2026년 4월 기준 삼성과 TSMC가 모두 2nm 양산에 진입한 첫 해이기 때문이에요. AI 칩 수요 폭증과 맞물려 캐파 확보 경쟁이 본격화되고 있어요.

Q3. 국내 투자자가 직접 살 수 있는 GAA 수혜주가 있나요?

국내 ALD 증착, 식각 장비, EUV 펠리클 관련 기업이 후보로 거론돼요. 다만 개별 종목 추천은 본 글의 범위가 아니며, 수율과 단가 협상력에 따라 실적이 갈리니 신중히 검토하셔야 해요.

Q4. FinFET은 이제 사라지나요?

아니에요. 7nm·5nm·3nm는 FinFET으로 계속 양산되고, 자동차·IoT·아날로그 칩은 28nm급 평면 트랜지스터까지도 여전히 주력이에요. GAA는 첨단 노드에만 적용돼요.

Q5. GAA 도입으로 칩 가격은 어떻게 되나요?

웨이퍼 1장당 가격이 5nm 대비 약 50% 이상 비싸진다는 외신 추정이 있어요. 그래서 모든 칩이 2nm로 가지 않고, AI·플래그십 모바일 AP 위주로 채택될 가능성이 커요.

---

마무리

GAA 트랜지스터는 단순한 다음 세대 공정이 아니에요. 누설전류라는 물리적 벽을 구조 혁신으로 뚫은, 반도체 산업의 패러다임 전환이거든요. 2026년부터 시작될 2nm 본격 양산 경쟁에서 누가 수율을 먼저 잡느냐, 그리고 그 과정에서 어떤 소부장 기업이 단가 협상력을 확보하느냐가 향후 3~5년 투자 지형도를 결정할 거예요.

중요한 건 "2nm 만들면 무조건 좋다"가 아니라, 병목 지점을 누가 풀어내느냐에 답이 있다는 점이에요. 식각·증착·검사 — 이 세 단어를 머리에 새기고 뉴스를 다시 보시면, 보이지 않던 그림이 보일 거예요.

참고자료

• 삼성전자 파운드리 포럼 발표자료 (2025)
• TSMC 분기 실적 컨퍼런스콜 (2025 Q4 ~ 2026 Q1)
• IEEE IEDM 2025 논문 — GAA Nanosheet 공정
• SEMI 장비 시장 보고서 (2026년 4월 기준)

※ 본 글은 2026년 4월 27일 기준 공개 자료를 바탕으로 작성된 기술·산업 분석이며, 특정 종목에 대한 투자 권유가 아닙니다. 모든 투자 판단의 책임은 투자자 본인에게 있습니다.